| 主权项 |
1.一种半导体装置,其包含:一矽层;一在该矽层上形成之绝绿层,其中打通部分的绝缘层以形成一曝露出部分矽层的接触孔;一磊晶生长的矽化钛层,其具有C49相且形成在该布置于该接触孔内而经曝露出之矽基材上;及一金属层,其形成在该矽化钛层之表面上。2.如申请专利范围第1项之半导体装置,其中该金属层在一与该矽化钛层接触的区域处包含一氮化钛阻障层,以防止原子在金属层与矽层间扩散。3.如申请专利范围第1项之半导体装置,其中该矽层及矽化钛层具有一如下之定向关系:(060)[001]TiSi2//(002)[110]Si。4.如申请专利范围第1项之半导体装置,其中该矽层为一矽基材。5.如申请专利范围第1项之半导体装置,其中该金属层由可使用于位元线、电极电容器、接触栓及连接金属线之任何一种的金属制得。6.一种半导体装置,其包含:一矽基材;一装置隔离层,其局部地形成在该矽基材中且可定出一场区域及一主动区域之轮廓;一金属氧化物半导体(NOS)电晶体,其形成在该矽基材的主动区域中且包括一闸极及源极/汲极扩散区域;及一矽化钛层,其具有C49相且其磊晶生长在已布置于每个源极/汲极扩散区域上之矽基材表面上。7.如申请专利范围第6项之半导体装置,其中该矽基材及矽化钛层具有一如下的定向关系:(060)[001]TiSi2//(002)[110]Si。8.一种用来制造一半导体装置之方法,其步骤包括:提供一已完成预定制程之矽基材;在包含氮的气体环境中,对该矽基材表面进行一电浆处理;使用物理气相沉积(PVD)技术在该矽基材上沉积一钛层;及透过使用热处理让该矽基材与该已沉积的钛层反应,以形成一具有C49相之磊晶生长的矽化钛层。9.如申请专利范围第8项之方法,其中该电浆处理使用氮(N2)电浆处理或氨(NH3)电浆处理来进行。10.如申请专利范围第9项之方法,其中该电浆处理在温度范围从约400℃至约450℃、压力范围从约3托耳至约5托耳且与功率范围从约400瓦至约500瓦一起进行约30秒至约60秒。11.如申请专利范围第8项之方法,其中该PVD技术为一离子金属电浆(IMP)技术。12.如申请专利范围第8项之方法,其中该在氮环境中进行之热处理会导致在该钛层表面上形成一氮化钛层。13.如申请专利范围第8项之方法,其中该热处理为一种快速热制程(RTP)或炉退火。14.如申请专利范围第12项之方法,其中该热处理为一种快速热制程(RTP)或炉退火。15.如申请专利范围第8项之方法,其中该热处理包括下列步骤:在温度范围从约670℃至约850℃下进行第一RTP约20秒至约30秒;及在温度范围从约850℃至约900℃下进行第二RTP约20秒至约30秒。16.如申请专利范围第12项之方法,其中该热处理步骤包括:在温度范围从约670℃至约850℃下进行第一RTP约20秒至约30秒;及在温度范围从约850℃至约900℃下进行第二RTP约20秒至约30秒。17.如申请专利范围第8项之方法,更包括在进行电浆处理前清洁矽基材的步骤。18.如申请专利范围第17项之方法,其中该清洁可藉由湿式清洁方法,使用经缓冲的氧化蚀刻剂(BOE)或氢氟酸(HF);及乾式清洁方法,使用三氟化氮(NF3)来进行。19.一种用来制造一半导体装置的方法,其步骤包括:形成一装置隔离层,以在一矽基材中定出一场区域及一主动区域的轮廓;在该矽基材的主动区域中形成一包括源极/汲极扩散区域的电晶体;在包含氮之气体环境中,对已布置在每个源极/汲极区域上之矽基材进行电浆处理;使用PVD技术在该矽基材上沉积一钛层;透过使用热处理让该矽基材与该已沉积的钛层反应,以形成一具有C49相之磊晶生长的矽化钛层;及移除该未反应的钛层。20.如申请专利范围第19项之方法,其中该电浆处理使用N2电浆处理与NH3电浆处理之一种来进行。21.如申请专利范围第20项之方法,其中该电浆处理在温度范围从约400℃至约450℃、压力范围从约3托耳至约5托耳且与功率范围从约400瓦至约500瓦一起进行约30秒至约60秒。22.如申请专利范围第19项之方法,其中该热处理步骤包括:在温度范围从约670℃至约850℃下进行第一RTP约20秒至约30秒;及在温度范围从约850℃至约900℃下进行第二RTP约20秒至约30秒。23.如申请专利范围第19项之方法,更包括在进行电浆处理前清洁在该源极/汲极扩散区域中的矽基材之步骤,其可藉由使用BOE或HF的湿式清洁方法,及使用NF3的乾式清洁方法来进行。24.一种用来制造一半导体装置的方法,其步骤包括:提供一已完成预定制程的矽基材;及流入一Ti来源气体及一还原气体,使用化学气相沉积(CVD)技术,藉由一与矽基材的表面反应和一气相反应来磊晶生长一具有C49相的矽化钛层。25.如申请专利范围第24项之方法,其中该CVD技术使用四氯化钛(TiCl4)及氢(H2)作为沉积气体。26.如申请专利范围第24项之方法,其中该CVD技术使用四氯化钛(TiCl4)、氢(H2)及矽烷(SiH4)作为沉积气体。27.如申请专利范围第24项之方法,其中该CVD技术使用TiCl4及SiH4作为沉积气体。28.如申请专利范围第25项之方法,其中所使用的CVD技术为一种在温度范围从约550℃至约800℃、压力范围从约1托耳至约20托耳且与功率范围从约200瓦至约800瓦一起进行之电浆辅助化学气相沉积(PECVD)技术。29.如申请专利范围第26项之方法,其中所使用的CVD技术为一种在温度范围从约550℃至约800℃、压力范围从约1托耳至约20托耳且与功率范围从约200瓦至约800瓦一起进行之PECVD技术。30.如申请专利范围第27项之方法,其中所使用的CVD技术为一种在温度约550℃至约800℃、压力约1托耳至约20托耳且在提供功率约200瓦至约800瓦下进行之电浆辅助化学气相沉积(PECVD)技术。31.如申请专利范围第24项之方法,更包括该清洁矽基材的步骤,此可藉由使用BOE或HF的湿式清洁方法及使用NF3的乾式清洁方法来进行。32.一种用来制造一半导体装置的方法,其步骤包括:(a)将一已完成预定制程的矽基材载入一用于原子层沉积(ALD)技术的舱中;(b)让一钛来源气体流入该舱;(c)从该舱中清除该未反应的钛来源气体;(d)让一还原气体流入该舱;(e)从该舱中清除该反应气体;及(f)重覆步骤(a)至(e)数次,以使用ALD技术形成一具有C49相的磊晶生长矽化钛层。33.如申请专利范围第32项之方法,其中该钛来源气体包括TiCl4及该还原气体包括H2或SiH4。34.如申请专利范围第32项之方法,其中该ALD技术在温度范围从约400℃至约700℃及压力范围从约0.1托耳至约10托耳下进行。35.如申请专利范围第32项之方法,其中该ALD技术使用电浆。36.如申请专利范围第32项之方法,更包括该清洁矽基材的步骤,此可藉由使用BOE或HF的湿式清洁方法及使用NF3的乾式清洁方法来进行。图式简单说明:第1A图为具有矽化钛(TiSi2)层的习知半导体装置之截面图;第1B图为制造具有TiSi2层的习知半导体装置之相关的制程流程图;第2A图为根据本发明一具有C49相之磊晶生长的TiSi2层(于此之后指为C49-TiSi2层)之半导体装置的接触结构;第2B图为根据本发明一含有磊晶生长的C49-TiSi2层之半导体装置的金属氧化物半导体(MOS)电晶体结构;第3A至3E图为一根据本发明的截面图,其阐明一含有磊晶生长的C49-TiSi2层之半导体装置的MOS电晶体结构,该TiSi2层可在自我对位金属矽化物(salicide)制程期间藉由使用物理气相沉积(PVD)技术来形成;第4A至4E图为一根据本发明的截面图,其显示出一含有磊晶生长的C49-TiSi2层之半导体装置的接触结构,该TiSi2层可藉由在一接触制程期间使用PVD技术来形成;第5图为根据本发明藉由PVD技术来形成该磊晶生长C49-TiSi2层之形成步骤的流程图;第6图为一X-射线绕射仪(XRD)分析图,其关于在沉积该Ti层前进行N2电浆处理约30秒与约60秒及不进行N2电浆处理之实例;第7A图为一穿透式电子显微镜(TEM)显微图,其显示出一包含在未施加N2电浆处理的样品中之TiSi2层相的细微结构;第7B图为一TEM显微图,其显示出一包含在施加约60秒的N2电浆处理之样品中的TiSi2层相之细微结构;第8A及8B图为一高解析度穿透式电子显微镜(HRTEM)之显微图,其显示出一在矽基材与TiSi2层间之介面;第9图为一XRD分析图,其显示出根据快速热制程(RTP)的温度TiSi2层结构之变化;第10图为根据本发明利用化学气相沉积(CVD)技术形成之磊晶生长的C49-TiSi2层之截面图;第11A图为一HRTEM显微图,其显示出一藉由使用CVD技术来形成之磊晶生长的C49-TiSi2层,此技术在温度约650℃及压力约5托耳下进行;第11B图为一显示在第11A图的C49-TiSi2层之TEM显微图;第12图为藉由CVD技术所形成之磊晶生长的C49-TiSi2层其在进行热处理期间的结构变化图;及第13A至13F图为根据本发明藉由原子层沉积(ALD)技术所形成之磊晶生长的C49-TiSi2层之截面图。 |
