| 摘要 |
Un circuit tampon d'entrée (14) pour une mémoire utilise deux transistors (31, 32) interposés entre une paire de transistors montés en push-pull (30, 33) pour commander la validation du tampon (14) en réponse à un signal d'écriture de puce produit à partir d'une combinaison logique de signaux de sélection de puce et de validation d'écriture. Une pluralité d'inverseurs (16, 17, 18) délivrant des signaux complémentaires aux transistors en push-pull (30, 33) sont invalidés et empêchés d'utiliser du courant par un transistor d'interruption (15) jusqu'à ce que le transistor d'interruption (15) reçoive le signal d'écriture de puce. |
