Parallel connection circuit with shortened carry propagation.

摘要

Die Erfindung betrifft eine Parallelverknüpfungsschaltung mit verkürztem Übertragsdurchlauf für zwei binärcodierte Zahlen unter Berücksichtigung eines Eingangsübertrages. Zur Verkürzung der Übertragsdurchlaufzeit werden in mehreren Verknüpfungseinheiten (1/1 bis 1/8) aus den gruppenweise unterteilten Bitfolgen der beiden Operanden jeweils zwei alternative Überträge pro Gruppe gebildet und zu jeweils ein oder mehreren Paaren in zweiten Gruppen zusammengefaßt. Mittels einer Entscheidungslogik (2) werden gegebenenfalls in mehreren Zeitstufen bedingte alternative Überträge gebildet, bis für alle Übertragspaare einer Gruppe nur noch alternative Überträge auftreten, die nur noch vom höchstwertigen Ergebnisübertrag der vorhergehenden Gruppe abhängig sind. Die an den Ausgängen der Entscheidungslogik auftretenden Ergebnisüberträge (z. B. C4) für jeweils eine erste Gruppe werden schließlich den Steuereingängen der Verknüpfungsglieder (z.B. 1/1) für die jeweils nächsthöhere erste Gruppe zugeführt.