| 摘要 |
Ein Zeitgeber mit hoher Auflösung, z.B. eine Auflösung von 1 µsec, wird unter Verwendung einer Zähleinrichtung realisiert, die die von einem Oszillator gelieferten Zähltakte zählt. Die Zähleinrichtung besteht aus einem ersten Zählerteil für die niederwertigeren Zählstellen, die in einer schnellen Schaltkreistechnik, z.B. TTL Technik, realisiert ist und aus einem zweiten Zählerteil, der in einer langsameren Schaltkreistechnik, z.B. MOS Technik, realisiert ist. Dem ersten Zählerteil (ZA1) wird der Zähltakt (S1) vom Oszillator (OS) zugeführt. Tritt ein Übertrag auf, wird dies dem zweiten Zählerteil, der aus einem Mikroprozessor (MP) besteht, mitgeteilt. Dieser erhöht dann einen aus einem internen Zähler und internen Register bestehenden Zähler um eine Einheit. Aus dem Zähltakt (S1) wird ein synchron auftretender, aber phasenverschobener Übernahmetakt (S2), gewonnen, der dazu verwendet werden kann, um den Inhalt des ersten Zählerteils (ZAl) in ein Zwischenregister zu übertragen. Bei Anlegen einer Zeitnahmeanforderung (REQ) von einem Verbraucher liest der Mikroprozessor (MP) den Inhalt des Zwischenregisters im ersten Zählerteil (ZA1) ein und gibt diesen zusammen mit dem Inhalt des internen Zählerteils an einen Pufferspeicher (PF), von dem der Verbrauch das Zählergebnis mit einem Auslesetakt (AT) abholen kann.
|
