| 摘要 |
<p>ESQUEMA PARA CIRCUITO DE SINTONIZACION EN RECEPTORES DE ALTA FRECUENCIA PROVISTO DE UN CIRCUITO PLL. CONSTA DE UN AMPLIFICADOR OPERACIONAL (OP) QUE ESTA CONECTADO A LA SALIDA DE UN CIRCUITO INTEGRADO (IC) DEL TIPO PLL; DE UN SINTONIZADOR (T) QUE TOMA LA TENSION DE SINTONIZACION (VT) DE LA SALIDA DEL AMPLIFICADOR OPERACIONAL (OP); DE UNA REALIMENTACION NEGATIVA, CONSTITUIDA POR UNA RESISTENCIA (R0) Y DOS CONDENSADORES (C0, C1), LA CUAL ESTA ACOPLADA ENTRE LA SALIDA DEL AMPLIFICADOR OPERACIONAL (OP) Y LA ENTRADA INVERSORA DEL MISMO, CONSTITUYENDO ESTA DISPOSICION EL FILTRO PASO BAJO. LOOP, DEL QUE SE TOMA LA TENSION DE SINTONIZACION; Y DE UNA SERIE DE RESISTENCIAS (R1 A RN) CUYOS PUNTOS DE UNION (1 A N) PUEDEN CONECTARSE CON LA RESISTENCIA (R0) DE LA REALIMENTACION NEGATIVA MEDIANTE UNA SERIE DE INTERRUPTORES (S1 A SN).</p> |
