SERIAL DATA MODE CIRCUIT FOR A MEMORY

摘要

Un circuit à mode de données sérielles (10), qui fournit des données valides sur une partie descendante d'un signal valide de données, utilise le temps entre les parties descendantes pour préparer la partie descendante suivante de manière à réduire le temps entre le moment où se produit une partie descendante du signal valide de données et le moment où les données deviennent réellement valides. Une pluralité de bascules interconnectées (14) valident sélectivement des verrouillages de données (11) contenant des données en réponse à une partie montante du signal valide de données. Les données arrivent ensuite à un circuit d'attaque à trois états (13) avant la partie descendante du signal valide de donnée. Le circuit d'attaque à trois états (13) est ensuite validé en réponse à la partie descendante du signal valide de données.