Method of making a monolithic integrated circuit with at least one bipolar planar transistor.

摘要

Bei dem Verfahren kommen außer den üblichen beiden Photolackprozessen zum Öffnen der Kontaktlöcher und zum Herstellen des Leitbahnenmusters lediglich zwei Photolackprozesse mit je einer Photolackmaske zum Herstellen der Zonen des Planartransistors zur Anwendung. Das Verfahren hat die Eigenart, daß ohne zusätzliche Photolackmasken weitere Halbleiterelemente, beispielsweise integrierte Widerstände und/oder Lateraltransistoren, herstellbar sind. Das Verfahren zeichnet sich dadurch aus, daß unter Verwendung der ersten Photolackmaske eine Diffusionsmaskierungsschicht (12) hergestellt wird, welche den Basisbereich (32) des Planartransistors unmaskiert läßt. In diesem Bereich werden die Dotierungen der Kollektorzone in das Substrat (2) eingebracht und die Kollektorzone (4) diffundiert. Danach erfolgt bei relativ geringer Dosis eine Implantation von Dotierungen der Basiszone (3). Nach Entfernung der Diffusionsmaskierungsschicht (12) wird unter Verwendung einer zweiten Photolackmaske eine Oxidationsmaskierungs Schicht (7) aufgebracht, welche den Randbereich der Kollektorzone (4) und den Emitterbereich (11) bedeckt und die als Implantationsmaske für die Dotierungen der äußeren Basisteilzone (35) und zum Herstellen einer Implantationsmaske (8) aus thermisch erzeugten Siliciumoxid dient. Durch die Öffnungen dieser Implantationsmaske (8) erfolgt die Implantation der Dotierungen der Emitterzone (1) und die der Kollektoranschlußzone (9).