| 摘要 |
<P>LE DISPOSITIF COMPORTE UNE ECHELLE 1 ET UN CURSEUR 2 MUNIS D'ELECTRODES ARRANGEES POUR FORMER DEUX PAIRES DE CAPACITES DE MESURE DU DEPLACEMENT DU CURSEUR SUR L'ECHELLE CA-CA, CB-CB.</P><P>CES CAPACITES DE MESURE SONT RELIEES A UN CIRCUIT ELECTRONIQUE D'ALIMENTATION ET DE TRAITEMENT 3 DANS LEQUEL ELLES SONT MONTEES EN PONT 4A, 4B AVEC DES CAPACITES DE REFERENCE COMMUTEES DE TYPE MOS.</P><P>DANS CE CIRCUIT, LES SORTIES DE CES PONTS SONT RELIEES PAR L'INTERMEDIAIRE DE COMPARATEURS 5A, 5B A UN PROCESSEUR 6 DE TYPE CMOS APTE A ELABORER UN SIGNAL NUMERIQUE TERMINAL DE MESURE PAR COMPTAGE DES PERIODES DU SIGNAL DES CAPACITES DE MESURE ET PAR INTERPOLATION NUMERIQUE DANS CHACUNE DE CES PERIODES. CETTE INTERPOLATION EST EFFECTUEE PAR EQUILIBRAGE DES PONTS CAPACITIFS AU MOYEN D'UN ALGORITHME NUMERIQUE.</P><P>CE DISPOSITIF A POUR BUT UN CIRCUIT DE FAIBLE CONSOMMATION D'ENERGIE.</P> |
