发明名称 LEVEL SENSITIVE RESET CIRCUIT FOR DIGITAL LOGIC
摘要 Un circuit permet d'effectuer la remise à zéro d'un circuit logique numérique tel qu'un compteur numérique. Un commutateur (16) fournit un premier signal lorsque une condition prédeterminée est établie. Une bascule (24) produit un signal de sortie de remise à zéro lorsque la bascule se trouve dans une premier état en réponse au premier signal. Le circuit logique numérique devant être remis à zéro (32) est couplé à la sortie de la bascule (24) pour recevoir son signal de sortie de remise à zero. Des moyens de réaction (34, 36, 38) sont couplés entre le circuit logique numérique (32) et la bascule (24) dans le but de produire un signal plaçant la bascule dans un autre état dans le but de mettre fin à son signal de sortie de remise à zéro.
申请公布号 WO8400088(A1) 申请公布日期 1984.01.05
申请号 WO1983US00639 申请日期 1983.05.02
申请人 BAXTER TRAVENOL LABORATORIES, INC. 发明人 WICNIENSKI, MICHAEL, F.
分类号 G06F1/24;H03K17/22;H03K17/78;H03K17/795;H03K19/003;H03K21/38 主分类号 G06F1/24
代理机构 代理人
主权项
地址