| 摘要 |
Un système d'adressage de mémoire comprend une mémoire adressable (70) ayant des circuits de contrôle et de correction d'erreurs (ECC) (50A, 50B) qui comprennent des bascules de sortie (54B, 54D) adaptées pour verrouiller les données corrigées lues de la mémoire (70). Une adresse de mémoire appliquée est comparée dans un comparateur (30) à une adresse de mémoire antérieure stockée dans une bascule d'adresse (20) et, si une correspondance est détectée, un signal de correspondance est émis pour inhiber l'apparition du cycle de mémoire suivant et pour activer un décodeur (40) couplé à la sortie des circuits ECC (50A, 50B) pour provoquer le transfert vers le bus du système (43) des données sélectionnées à partir des bascules ECC (54B, 54D). Si aucune correspondance n'est détectée, un cycle de mémoire est initié pour accéder aux données désirées dans la mémoire (70). Une utilisation à haute vitesse de la mémoire est ainsi obtenue en utilisant un réseau simple de circuits. |
