| 摘要 |
<P>Ensemble comprenant deux micro-contrôleurs (MC1 , MC2 ) recevant séparément les informations (états d'entrée) (E1 , E2 ) définies et synchrones pour les traiter et fournir des sorties (S1 , S2 ) respectives, et reliés par des liens (C1 , C2 ) pour rendre cohérent le déroulement des programmes, un comparateur (K) recevant les sorties (S1 , S2 ) des micro-contrôleurs (MC1 , MC2 ) pour émettre un signal en cas de discordance.Une mémoire réinscriptible est associée respectivement â chaque micro-contrôleur (MC1 , MC2 ). Une interface (M) commune aux deux micro-contrôleurs (MC1, MC2 ) est reliée à ceux-ci par un micro-contrôleur (MC3 ) commun pour inscrire les données de paramétrage des fonctions des deux micro-contrôleurs (MC1 , MC2 ) par l'intermédiaire du micro-contrôleur (MC3 ) commun.</P>
|
