| 主权项 |
1.一种电压检测电路,包括: 第一个电晶体和第二个电晶体,各带有射极,且该 等射极连结在一起以形成差动配对; 分压电路,将输入电压分为第一个分压和第二个分 压,该分压电路直接连结到第一个电晶体之基极以 施加该第一个分压于该第一个电晶体之基极,该分 压电路直接连结到第二个电晶体之基极以施加该 第二个分压于该第二个电晶体之基极;以及 第四个电阻器,其一端连结到该第二个电晶体之基 极,而其另一端连结到该第二个电晶体之射极; 其中,以该差动配对之输出为依据而检验该输入电 压是否等于预定位准。 2.如申请专利范围第1项之电压检测电路,其中,该 第一个和第二个电晶体两者皆是PNP型。 3.如申请专利范围第2项之电压检测电路,其中,该 分压电路包括: 由整流元件和第一个电阻器所组成之串联电路; 第二个电阻器;以及 第三个电阻器; 其中,该输入电压是施加于该串联电路之一端,该 串联电路之另一端是连结到该第二个电阻器之一 端,该第二个电阻器之另一端是连结到该第三个电 阻器之一端,该第三个电阻器之另一端是连结到接 地端;该第一个分压是从该串联电路和该第二个电 阻器间之接点输出,而该第二个分压是从该第二个 电阻器和该第三个电阻器间之接点输出。 4.如申请专利范围第3项之电压检测电路,其中,当 该输入电压等于预定电压时,则该整流元件两端间 之电压等于该第二个电晶体之基射极间电压。 5.如申请专利范围第4项之电压检测电路,其中,该 预定电压等于第一个乘法乘积和第二个乘法乘积 的总和; 该第一个乘法乘积是在差动配对处于平衡状态时, 将介于该第一个电晶体之基射极间电压和该第二 个电晶体的基射极间电压之电压差,与将该第一个 、第二个、和第三个电阻器之电阻之总和除以该 第二个电阻器之电阻而得之商値,相乘而得之値; 而该第二个乘法乘积是将该第二个电晶体的基射 极间电压,与将该第三个电阻器的电阻和该第四个 电阻器之电阻之总和除以该第四个电阻器之电阻 而得之商値,相乘而得之値。 6.如申请专利范围第1项之电压检测电路,其中,复 包括: 根据差动配对的输出而导通(on)及切断(off)之输出 电晶体; 其中,该电压检测电路即输出该输出电晶体的输出 作为重置讯号。 7.一种半导体积体电路装置,包括具有下列构成之 电压检测电路: 第一个电晶体和第二个电晶体,各带有射极,且该 等射极连结在一起以形成差动配对; 分压电路,将输入电压分为第一个分压和第二个分 压,该分压电路直接连结到第一个电晶体之基极以 施加该第一个分压于该第一个电晶体之基极,该分 压电路直接连结到第二个电晶体之基极以施加该 第二个分压于该第二个电晶体之基极;以及 第四个电阻器,其一端连结到该第二个电晶体之基 极,其另一端连结到该第二个电晶体之射极; 其中,以该差动配对之输出为依据而检验该输入电 压是否等于预定位准。 8.如申请专利范围第7项之半导体积体电路装置,其 中,该第一个和第二个电晶体两者皆是PNP型。 9.如申请专利范围第8项之半导体积体电路装置,其 中,该分压电路包括: 由整流元件和第一个电阻器所组成之串联电路; 第二个电阻器;以及 第三个电阻器 其中,该输入电压是施加于该串联电路之一端,该 串联电路之另一端是连结到该第二个电阻器之一 端,该第二个电阻器之另一端是连结到该第三个电 阻器之一端,该第三个电阻器之另一端是连结到接 地端;该第一个分压是从该串联电路和该第二个电 阻器间之接点输出,而该第二个分压是从该第二个 电阻器和该第三个电阻器间之接点输出。 10.如申请专利范围第9项之半导体积体电路装置, 其中,当该输入电压等于预定电压时,则该整流元 件两端间之电压等于该第二个电晶体基射极间电 压。 11.如申请专利范围第10项之半导体积体电路装置, 其中,该预定电压等于第一个乘法乘积和第二个乘 法乘积的总和; 该第一个乘法乘积是在该差动配对处于平衡状态 时,将介于该第一个电晶体之基射极间电压和该第 二个电晶体之基射极间电压之电压差,与将该第一 个、第二个、和第三个电阻器之电阻之总和除以 该第二个电阻器之电阻而得之商値,相乘而得之値 ; 而该第二个乘法乘积是将该第二个电晶体的基射 极间电压与将该第三个电阻器的电阻和该第四个 电阻器之电阻之总和除以该第四个电阻器之电阻 而得之商値,相乘而得之値。 12.如申请专利范围第7项之半导体积体电路装置, 其中,复包括: 根据由该差动配对的输出而导通(on)及切断(off)之 输出电晶体; 其中,该半导体积体电路装置即输出该输出电晶体 的输出作为重置讯号。 13.一种半导体积体电路装置之制造方法, 该半导体积体电路装置包括具有下列构成之电压 检测电路: 第一个电晶体和第二个电晶体,两者皆是PNP型,各 电晶体带有射极,该等射极连结在一起以形成差动 配对; 分压电路,包括:由整流元件和第一个电阻器构成 之串联电路;第二个电阻器;以及第三个电阻器;该 分压电路将输入电压分为第一个分压和第二个分 压,该分压电路是直接连结到第一个电晶体之基极 以施加该第一个分压于该第一个电晶体之基极,该 分压电路是直接连结到第二个电晶体之基极以施 加该第二个分压于该第二个电晶体之基极;以及 第四个电阻器,其一端连结到该第二个电晶体的基 极,其另一端连结到该第二个电晶体之射极; 其中,以差动配对的输出为依据而检验该输入电压 是否等于预定位准;以及 其中,该输入电压是施加到该串联电路之一端,该 串联电路之另一端是连结到该第二个电阻器之一 端,该第二个电阻器之另一端是连结到该第三个电 阻器之一端,该第三个电阻器之另一端是连结到接 地端,该第一个分压是从该串联电路和该第二个电 阻器间之接点输出,该第二个分压是从该第二个电 阻器和该第三个电阻器间之接点输出; 该方法包括以相同之制程同时形成该第四个电阻 器、该第一个电阻器、该第二个电阻器、以及该 第三个电阻器。 14.如申请专利范围第13项之半导体积体电路装置 之制造方法,其中,该半导体积体电路装置是配置 成:该输入电压等于预定电压时,该整流元件两端 间之电压等于该第二个电晶体之基射极间电压。 15.如申请专利范围第14项之半导体积体电路装置 之制造方法,其中,该半导体积体电路装置是配置 成: 该预定电压等于第一个乘法乘积和第二个乘法乘 积的总和; 该第一个乘法乘积是在差动配对是处于平衡状态 时,将介于该第一个电晶体之基射极间电压和该第 二个电晶体之基射极间电压之电压差,与将第一个 、第二个、和第三个电阻器之电阻之总和除以该 第二个电阻器之电阻而得之商値,相乘而得之値; 而该第二个乘法乘积是将该第二个电晶体的基射 极间电压,与将该第三个电阻器的电阻和该第四个 电阻器之电阻之总和除以该第四个电阻器之电阻 而得之数商値,相乘而得之値。 图式简单说明: 第1图显示本发明电压检测电路的实施例装置之电 路图; 第2图是显示NPN型电晶体区域结构的透视图; 第3图是显示NPN型电晶体区域结构的透视图; 第4图是显示习知的电压检测电路的电路图。 |
