| 主权项 |
1.一种电阻式半导体记忆体装置之制造方法,包括: 形成复数第一导电线路; 沈积一第一绝缘层于该等第一导电线路上方; 图案化该等第一绝缘层之穿孔,藉以曝露至少部分 该等第一导电线路; 沈积一磁性堆叠层于该第一绝缘层及该等曝露之 第一导电线路上方; 图案化该磁性堆叠层以形成磁性记忆体胞元及偏 置导电线路,藉以耦接该等曝露之第一导电线路至 该等磁性记忆体胞元; 沈积一第二绝缘层于该等磁性记忆体胞元及该等 偏置导电线路上方; 形成穿孔以曝露至少部分该等磁性记忆体胞元及 形成该第二绝缘层内之导电线路之渠沟;以及 利用一导电材料填满该等穿孔及该第二绝缘层内 之渠沟,其中,图案化该磁性堆叠层以形成磁性记 忆体胞元及偏置导电线路、或形成穿孔以曝露至 少部分该等磁性记忆体胞元及形成该第二绝缘层 内之导电线路之渠沟之至少一步骤系包括一单一 蚀刻制程。 2.如申请专利范围第1项所述之方法,其中,图案化 该磁性堆叠层以形成磁性记忆体胞元及偏置导电 线路之步骤系包括: 沈积一第一电阻层于该磁性堆叠层上方; 图案化及显影该第一电阻层; 移除该第一电阻层之部分; 沈积一第二电阻层于该磁性堆叠层及该第一电阻 层上方; 图案化该第二电阻层;以及 蚀该磁性堆叠层于一单一蚀刻制程中。 3.如申请专利范围第2项所述之方法,其中,该第一 电阻层系包括一负电阻层,且该第二电阻层系包括 一正电阻层。 4.如申请专利范围第2项所述之方法,其中,形成穿 孔以曝露至少部分该等磁性记忆体胞元及形成该 第二绝缘层内之导电线路之渠沟之步骤系包括: 沈积一第三电阻层于该第二绝缘层上方; 图案化及显影该第三电阻层; 移除该第三电阻层之部分; 沈积一第四电阻层于该第二绝缘层及该第三电阻 层上方; 图案化该第四电阻层;以及 蚀刻该第二绝缘层于一单一蚀刻制程中。 5.如申请专利范围第4项所述之方法,其中,该第三 电阻层系包括一负电阻层,且该第四电阻层系包括 一正电阻层。 6.如申请专利范围第4项所述之方法,其中,蚀刻该 第三绝缘层之步骤系包括 利用一反应式离子蚀刻(RIE)制程。 7.如申请专利范围第1项所述之方法,其中,形成该 等第一导电线路之步骤系包括形成该等第一导电 线路于一第三绝缘层内。 8.如申请专利范围第1项所述之方法,其中,图案化 该第一绝缘层之穿孔之步骤系包括利用一反应式 离子蚀刻(RIE)制程。 9.如申请专利范围第1项所述之方法,其中,图案化 该第一绝缘层之穿孔之步骤系包括: 沈积一硬式罩幕于该第一绝缘层上方; 研磨该硬式罩幕表面; 图案化该硬式罩幕表面;以及 转移该硬性罩幕之图案至该第一绝缘层。 10.如申请专利范围第1项所述之方法,其中,该电阻 式半导体记忆体装置系包括一偏置磁性随机存取 记忆体(MRAM)装置。 11.如申请专利范围第1项所述之方法,其中,形成穿 孔以耦接至少部分该等磁性记忆体胞元及该第二 绝缘层内之导电线路之渠沟之步骤系包括: 沈积一第一电阻层于该第二绝缘层上方; 图案化及显影该第一电阻层; 移除该第一电阻层之部分; 沈积一第二电阻层于该第二绝缘层及该第一电阻 层上方; 图案化该第二电阻层;以及 蚀刻该第二绝缘层于一单一蚀刻制程中。 12.一种磁性随机存取记忆体(MRAM)装置之制造方法, 包括: 提供一工作物件; 沈积一第一绝缘层于该工作物件上方; 形成复数第一导电线路于该第一绝缘层内; 沈积一第二绝缘于该等第一导电线路上方; 图案化该第二绝缘层之穿孔以曝露至少部分该等 第一导电线路; 沈积一磁性堆叠层于该第二绝缘层及该等曝露第 一导电线路上方; 沈积一第一电阻层于该磁性堆叠层上方; 图案化及显影该第一电阻层; 移除该第一电阻层之部分; 沈积一第二电阻层于该磁性堆叠层及该第一电阻 层上方; 图案化该第二电阻层; 蚀刻该磁性堆叠层于一单一蚀刻制程中,以形成磁 性记忆体胞元及偏置导电线路,藉以耦接该等曝露 之第一导电线路至该等磁性记忆体胞元; 沈积一第三绝缘层于该等磁性记忆体胞元及该等 偏置导电线路上方; 形成穿孔以曝露至少部分该等磁性记忆体胞元及 形成该第三绝缘层内之导电线路之渠沟;以及 利用一导电材料以填满该等穿孔及该第三绝缘层 内之渠沟。 13.如申请专利范围第12项所述之方法,其中,该第一 电阻层系包括一负电阻层,且该第二电阻层系包括 一正电阻层。 14.如申请专利范围第12项所述之方法,其中,形成穿 孔以曝露至少部分该等磁性记忆体胞元及形成该 第二绝缘层内之导电线路之渠沟之步骤系包括: 沈积一第三电阻层于该第三绝缘层上方; 图案化及显影该第三电阻层; 移除该第三电阻层之部分; 沈积一第四电阻层于该第三绝缘层及该第三电阻 层上方; 图案化该第四电阻层;以及 蚀刻该第二绝缘层于一单一蚀刻制程中。 15.如申请专利范围第14项所述之方法,其中,该第三 电阻层系包括一负电阻层,且该第四电阻层系包括 一正电阻层。 16.如申请专利范围第14项所述之方法,其中,蚀刻该 第三绝缘层之步骤系包括 利用一反应式离子蚀刻(RIE)制程。 17.一种磁性随机存取记忆体(MRAM)装置之制造方法, 包括: 提供一工作物件; 沈积一第一绝缘层于该工作物件上方; 形成复数第一导电线路于该第一绝缘层内; 沈积一第二绝缘于该等第一导电线路上方; 图案化该第二绝缘层之穿孔以曝露至少部分该等 第一导电线路; 沈积一磁性堆叠层于该第二绝缘层及该等曝露第 一导电线路上方; 图案化该磁性堆叠层以形成磁性记忆体胞元及偏 置导电线路,藉以耦接该等曝露之第一导电线路至 该等磁性记忆体胞元; 沈积一第三绝缘层于该等磁性记忆体胞元及该等 偏置导电线路上方; 沈积一第一电阻层于该第三绝缘层上方; 图案化及显影该第一电阻层; 移除该第一电阻层之部分; 沈积一第二电阻层于该第三绝缘层及该第一电阻 层上方; 图案化该第二电阻层; 蚀刻该第三绝缘层于一单一蚀刻制程中,以形成穿 孔以曝露至少部分该等磁性记忆体胞元及形成该 第三绝缘层内之导电线路之渠沟;以及 利用一导电材料以填满该等穿孔及该第三绝缘层 内之渠沟。 18.如申请专利范围第17项所述之方法,其中,该第一 电阻层系包括一负电阻层,且该第二电阻层系包括 一正电阻层。 19.如申请专利范围第18项所述之方法,其中,蚀刻该 第三绝缘层之步骤系包括 利用一反应式离子蚀刻(RIE)制程。 20.如申请专利范围第17项所述之方法,其中,图案化 该磁性堆叠层以形成磁性记忆体胞元及偏置导电 线路之步骤系包括: 沈积一第三电阻层于该磁性堆叠层上方; 图案化及显影该第三电阻层; 移除该第三电阻层之部分; 沈积一第四电阻层于该磁性堆叠层及该第三电阻 层上方; 图案化该第四电阻层;以及 蚀刻该磁性堆叠层于一单一蚀刻制程。 21.如申请专利范围第20项所述之方法,其中,该第三 电阻层系包括一负电阻层,且该第四电阻层系包括 一正电阻层。 图式简单说明: 第1至11图系表示根据本发明较佳实施例、偏置磁 性随机存取记忆体(MRAM)装置之制造方法,在各个阶 段之剖面图。 |
