| 摘要 |
<p>Die Erfindung betrifft eine Prioritätensteuerschaltung für digitale Rechenanlagen. Die Erfindung hat die Aufgabe, eine Prioritätensteuerschaltung so weiterzubilden, daß de bisherige beträchtliche, zusätzliche Programmaufwand bei der Programmierung des Mikro-Programms entfällt und daß eine wesentlich einfachere Ansteuerung der Aggregate vonseiten der CPU möglich ist. Die Erfindung ist dadurch gekennzeichnet, daß die Datenausgänge (19,20,21) sämtlicher Aggregate (16,17,18) unmittelbar auf den Systembus (15) geschaltet sind, daß jedem Aggregat (16,17,18) eine Priorität fest zugeordnet ist und daß jedem Aggregat (16,17,18) eine Prioritätensteuereinheit (1,31,41) zugeordnet ist, welche parallel am Eingang sämtliche Prioritätssignale (11) aller vorhandenen Aggregate (16,17,18) erfaßt und welche den Takt für das betreffende Aggregat (16,17,18) unterbricht, wenn die Prioritätensteuereinheit (1,31,41) ein Prioritätssignal (11) eines prioritätshöheren Aggregats (16,17,18) empfängt.</p> |
