True/complement generator.

摘要

Circuit pour engendrer la valeur vraie et le complément de poids d'adresse, permettant d'éviter la sélection de plusieurs lignes à la fois par un décodeur d'adresses. Il comprend deux circuits (1) et (2), l'un fournissant la valeur vraie (Ø), l'autre son complément (Ø). Les moyens permettant d'éviter les sélections multiples comprennent dans le premier circuit un transistor (T11-1) qui retarde l'apparition du front de montée de (Ø) tant qu'il est maintenu conducteur par le niveau fourni par les résistances R11-1 et R10-2 à partir de la sortieØ. Le transistor T11-2 dans le second circuit empêche Ø de monter tant qu'il est maintenu conducteur par le niveau fourni par R10-1, R11-2 à partir deØ.