摘要 |
<p>Ein in MOS-Technik realisierter, schneller Überlaufdetektor für algebraische Addierwerke, die zwei Binärzahlen (a, b) in Zweier-Komplement-Darstellung addieren und pro Stelle einen Volladdierer enthalten, der ein Summen- und ein Übertragssignal (s, c) abgibt, besteht aus einem Komplexgatter (k) aus drei UND-Gliedern (u1, u2, u3) mit je zwei Eingängen. Die Ausgänge der drei UND-Glieder sind dabei NOR-verknüpft. Den beiden Eingängen des ersten UND-Gliedes (u1) ist das Vorzeichensignal (va) der ersten Binärzahl (a) bzw. das invertierte Vorzeichensignal (vb) der zweiten Binärzahl (b) zugefürt. Den beiden Eingängen des zweiten UND-Gliedes (u2) sind das Vorzeichensignal (vb) der zweiten Binärzahl (b) bzw. das Summensignal (vs) des Volladdierers (av) der Vorzeichenstelle zugeführt. Den beiden Eingängen des dritten UND-Glieds (u3) ist sowohl das invertierte Summensignal (vs) wie das invertierte Vorzeichensignal (va) der ersten Binärzahl (a) zugeführt.</p> |