| 摘要 |
<P>L'INVENTION CONCERNE LES CIRCUITS LOGIQUES DONT LA SORTIE PEUT PRENDRE UN ETAT A HAUTE IMPEDANCE, EN PLUS DES ETATS LOGIQUES "0" ET "1".</P><P>UN CIRCUIT LOGIQUE TTL A TROIS ETATS COMPORTE NOTAMMENT UN RESEAU DE REDUCTION DE PUISSANCE T6, R7, R8 QUI EST DESTINE A REDUIRE LA DISSIPATION DE PUISSANCE DANS LE TROISIEME ETAT A HAUTE IMPEDANCE, TOUT EN PERMETTANT UNE COMMUTATION RAPIDE ENTRE LES DEUX ETATS LOGIQUES DU CIRCUIT. LE RESEAU DE REDUCTION DE PUISSANCE COMPREND UN TRANSISTOR T6 BRANCHE EN SERIE ENTRE LA RESISTANCE DE COLLECTEUR R1 ET LE COLLECTEUR DU TRANSISTOR DE DEDOUBLEMENT DE PHASE T2. LORSQUE LE CIRCUIT EST DANS L'ETAT A HAUTE IMPEDANCE, LE TRANSISTOR DE REDUCTION DE PUISSANCE EST BLOQUE POUR INTERROMPRE LA CIRCULATION DU COURANT PAR LA RESISTANCE DE COLLECTEUR R1.</P><P>APPLICATION AUX CIRCUITS D'ATTAQUE DE BUS.</P>
|
