发明名称 HIGH SPEED MEMORY ERROR CHECKER.
摘要 Un système de stockage de données comprend une mémoire adressable (8), un tampon de sortie (10) couplé à la mémoire adressable (8), un dispositif de contrôle de parité (12) couplé au tampon de sortie (10) et une bascule (16) couplée à la sortie du dispositif de contrôle de parité (12). En fonctionnement, des signaux d'horloge sont appliqués à la mémoire (8), au tampon de sortie (10) et la bascule (16), l'agencement consistant en ce que le contrôle de parité des données dans le tampon de sortie (10) se poursuit tandis que commence la lecture de sortie des données suivantes adressées depuis la mémoire (8). Le temps total du cycle de la mémoire (8) est ainsi diminué.
申请公布号 EP0082198(A1) 申请公布日期 1983.06.29
申请号 EP19820902335 申请日期 1982.06.23
申请人 NCR CORPORATION 发明人 ANDERSON, DOUGLAS BLAIR
分类号 G06F11/10;(IPC1-7):06F11/10 主分类号 G06F11/10
代理机构 代理人
主权项
地址