| 摘要 |
<p>SISTEMA DE EMULACION DE ARQUITECTURAS DE ORDENADOR. EL ORDENADOR CENTRAL DISPONE DE UNA UNIDAD DE EJECUCION DE INSTRUCCIONES Y DE UNA MEMORIA FISICA INTERMEDIA MARGINAL DE TRADUCCION CON UNA PLURALIDAD DE ENTRADAS DIRECCIONABLES. CADA ENTRADA A ESTA MEMORIA CONTIENE UN CAMPO DE VELIDACION, UN CAMPO DE ORIGEN DE TABLA DE SEGMENTOS, UN CAMPO DE DIRECCION VIRTUAL, UN CAMPO DE DIRECCION ABSOLUTA Y UN CAMPO DE EMULACION. ESTE ULTIMO INDICA SI LA ENTRADA CONTIENE UNA TRADUCCION DE MEMORIA VIRTUAL ANEXA O UNA TRADUCCION DE SISTEMA NATIVO/SISTEMA CENTRAL, CON LO QUE PUEDEN MANTENERSE TRADUCCIONES DE ORDENADOR CENTRAL EN LA MEMORIA INTERMEDIA CON TRADUCCIONES DE ORDENADOR ANEXO.</p> |
