| 摘要 |
Un circuit de commande de limitation d'intensite (10) recoit un premier signal d'entree de niveau logique (01) et commande une broche de sortie (26). Un noeud (14) est tire a la terre par un transistor d'abaissement (16) qui recoit le premier signal d'entree (01) et est entraine vers un etat de haute tension par un transistor de montee (12). Un transistor de commande (28) est excite par un etat de haute tension au niveau du noeud (14) et est coupe par un etat basse tension au niveau du noeud (14). Le transistor de commande (28) est connecte pour fournir un etat haute tension sur la broche de sortie (26). Un transistor d'abaissement (30) est connecte pour recevoir le premier signal d'entree (01) de maniere a ramener la broche de sortie (26) a la terre. Une serie de transistors (18, 20, 22) sont connectes entre les bornes de porte et de source du transistor de commande (28) de sorte que lorsque la tension de porte-a-source du transistor de commande (28) depasse les seuils combines des trois transistors (18, 20, 22) ceux-ci seront excites et limiteront par consequent la tension maximum porte-a-source du transistor de commande (28). Ceci, a son tour, sert a limiter l'intensite maximum du courant passant par le transistor de commande (28). Des transistors d'invalidation (17, 32) sont prevus pour produire une sortie d'impedance elevee sur la broche de sortie (26). |
