摘要 |
<P>UN APPAREIL DESTINE AU TEST DE MEMOIRES A SEMICONDUCTEURS ET D'AUTRES CIRCUITS INTEGRES COMPLEXES COMPREND NOTAMMENT UN CONTROLEUR DE SEQUENCE DE CONFIGURATIONS DE TEST 50 QUI ATTAQUE UN GENERATEUR DE SIGNAL DE TEST 22, UN GENERATEUR DE FORMAT 26, UN GENERATEUR DE SYNCHRONISATION 30 ET UN CIRCUIT DE TRAITEMENT DE DEFAUT 32. L'APPAREIL COMPORTE DES CIRCUITS DE COMMUTATION QUI PERMETTENT DE MODIFIER LA NATURE DES SIGNAUX DE TEST APPLIQUES AUX BROCHES 10 D'UN CIRCUIT INTEGRE 12, SELON QUE CE CIRCUIT EST UNE MEMOIRE OU UN CIRCUIT D'UN AUTRE TYPE.</P>
|