Method and apparatus for the digital adjustment of the clock-signal phase in a digital signal processing system.

摘要

Die Erfindung betrifft ein Verfahren und eine Anordnung zur digitalen Regelung der Phase des Systemtaktes (Ø 10) eines digitalen Signalverarbeitungssystems, das ein analoges, ein Bezugssignal bein haltendes Signal (FBAS) verarbeitet, bei dem zwischen dem digitalisierten Buzugssignal und dem Systemtakt (Ø 10) eine feste Phasenbeziehung besteht. Das Bezugssignal (B) wird durch Abtasten des analogen Bezugssignals digitalisiert, die Abtastwerte des digitalisierten Bezugssignals werden zur Gewinnung einer digitalen Phasenvergleichsgröße (Ød) gewichtet und die Phasenvergleichsgröße (Ød) wird über ein digitales PLL-Filter (8) einem digital steuerbaren Oszillator (9) zugeführt, aus dessen Ausgangssignal der Systemtakt (Ø 10) abgeleitet wird.