SEMICONDUCTOR MEMORY CELL MARGIN TEST CIRCUIT.

摘要

Circuit de test de marge (10) pour une memoire a semi-conducteur ayant une pluralite de cellules de memoire (16). Chacune des cellules de memoire (16) d'une rangee de cellules (16) est connectee a une ligne de mots (14). Le circuit de test de marge (10) comprend egalement un decodeur/organe de commande (12) qui recoit une tension variable (Vcc*) afin de modifier le niveau de signal stocke dans une cellule de memoire (16) pour determiner ainsi le niveau de tension de marge auquel la cellule de memoire (16) conserve le stockage d'un niveau de signal. La tension variable (Vcc*) est la source d'alimentation principale (Vcc) de la memoire a semi-conducteur en fonctionnement normal mais peut etre portee a une autre tension au cours du test de marge.