发明名称 |
GATING CIRCUIT. |
摘要 |
Circuit de declenchement pour le declenchement d'un signal d'entree de duree minimum sur une ou une pluralite de lignes d'entree (10) vers une ligne de sortie correspondante (16). Les lignes d'entree (10) sont couplees a une bascule (15) comprenant des 'flip-flops' et la bascule est actionnee quand un signal est applique a une entree d'horloge (18). Les lignes d'entree (10) sont couplees a un circuit de verification (25) qui comprend une porte de verification (27) recevant des signaux directs et retardes depuis une porte NON-ET (32) connectee aux lignes d'entree (10). La porte de verification (27) applique un signal a l'entree d'horloge (18) lorsque les deux entrees (28, 29) recoivent simultanement un signal de telle facon que les signaux inferieurs a la duree minimum ne donnent naissance a aucun signal a l'entree d'horloge (18). La porte NON-ET (41) applique un signal a la porte de verrouillage (44) lorsque l'une des sorties (16) de la bascule (15) est excitee, et la sortie (47) de la porte de verrouillage (44) envoie un signal d'invalidation sur l'entree d'horloge (18) afin que seul le premier signal d'entree sur une ligne (10) soit bascule. Un moyen de remise a zero (50) comprenant une porte de remise a zero (51) et un commutateur (53) permet la remise a zero de la bascule (15). |
申请公布号 |
EP0070844(A1) |
申请公布日期 |
1983.02.09 |
申请号 |
EP19820900335 |
申请日期 |
1982.02.05 |
申请人 |
THE COMMONWEALTH OF AUSTRALIA |
发明人 |
LUDOWYK, CHRISTOPHER JOHN |
分类号 |
H03K17/16;G01R19/00;G08B19/00;H03K5/26;(IPC1-7):03K17/28;08B29/00;08C25/00 |
主分类号 |
H03K17/16 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|