首页
产品
黄页
商标
征信
会员服务
注册
登录
全部
|
企业名
|
法人/股东/高管
|
品牌/产品
|
地址
|
经营范围
发明名称
MEMORY PARITY ERROR CONTROLLING METHOD AND PARITY ERROR CONTROLLER AND CHANNEL DEVICE
摘要
申请公布号
JPH04155541(A)
申请公布日期
1992.05.28
申请号
JP19900280998
申请日期
1990.10.19
申请人
FUJITSU LTD
发明人
OGURA KIMINARI;ABO KENICHI;KIKUCHI WATARU;YAMAGUCHI TATSUYA
分类号
G06F12/16;G06F11/30
主分类号
G06F12/16
代理机构
代理人
主权项
地址
您可能感兴趣的专利
容器的罐端
无隔离器件的MRAM
乘坐者检测装置
一种水果增甜技术及一种水果增甜剂
显示板,使用该显示板的发光显示设备,及其驱动方法
五氟乙烷提纯方法
用甲基营养菌生产L-氨基酸的方法
调色剂盒、深色青调色剂、浅色青调色剂及图像形成方法
聚丙烯腈/二元纳米组分复合材料
一种用于制造装饰性层压制品的方法
一种河流湖泊的水净化方法及其专用造流曝气设备
活塞环的热喷涂
包括集成电路芯片的基板及其上的集成电路
光电混合光纤网络系统背板
具有多个货物收发端的在途控管系统
可合上的无线通信设备和方法
杀虫性多杀菌素衍生物
印刷装置
用于洗衣机带隔膜式电解槽逆向电解的控制方法
复合盖板及组设复合盖板的高尔夫球杆头