High-speed large-scale integrated memory with bipolar transistors.

摘要

Es wird ein Speicher mit einer statischen MTL-Speicherzelle für hohe Geschwindigkeiten beschrieben, wobei die Zell- bzw. Primärinjektoren (P1, P1') und die Bitleitungsinjektoren (P4 und P5) durch eine winkelförmige Injektionskopplung über das niederohmige Basisgebiet der Fli-Flop-Transistoren (T2 und T3) der Speicherzelle miteinander verkoppelt sind. Eine solche Speicherzelle zeichnet sich durch eine Zellstruktur aus, die einen Signalstromverlauf mit niederohmigem Bahngebiet aufweist. Eine zusätzliche Dichtesteigerung wird durch mehrfaches gemeinsames Ausnutzen sowohl der Primärinjektoren als auch der Bitleitungsinjektoren benachbarter Zellen in der Speichermatrix bei sehr hohem Lesesignal erreicht.