摘要 |
<p>Zur Auswahl einer beliebigen Anzahl (N) von Potentialen (Ui.), die in komplementärer Isolierschicht-Feldeffekttransistor-Technik integriert ist, ist jedem Potential ein Transmission-Gate (G..) zugeordnet, dessen Schaltstrecke zwischen dem Potential (Ui.) und dem Ausgang (U) liegt, und die beiden Steuereingänge des jeweiligen Transmission-Gates (G..) sind direkt bzw. über einen jeweils zugeordneten Inverter (I..) mit dem entsprechenden Ausgang eines CMOS-Eins-Aus-N-Decoders verbunden. Dieser kann aus einem Eins-Aus-N-Sperrdecoder (SD) und aus einem Eins-Aus-N-Kurzschlußdecoder (KD) bestehen, deren Adresseneingänge paarweise miteinander und deren gleichnamige Ausgänge (1 ... 8) miteinander verbunden sind. Der Sperrdecoder (SD) besteht aus Transistoren (TP) des einen Kanalleitungstyps und der Kurzschlußdecoder (KD) aus Transistoren (TN) des anderen Kanalleitungstyps.</p> |