摘要 |
Die Erfindung bezieht sich auf einen Signaldecoder zum Umsetzen eines codirektionalen, in Halbwellen aufgeteilten 64-kbit/s-Schnittstellensignals in ein binäres Informationssignal, in einen 64-kHz-Takt und in einen 8-kHz-Takt. Erfindungsgemäß sind für jede Halbwelle eine Anordnung vorgesehen, in der Kriterien des zu dekodierenden Signals in drei Speicher (3, 6, 8 bzw. 3', 6', 8') zu Zeitpunkten eingegeben werden, die ein Zähler (9 bzw. 9') angibt. Die Zustände an den Ausgängen korrespondierender Speicher (3, 3'; 6,6'; 8,8') werden durch ODER-Gatter (10, 11, 12) zusammengefaßt. An ihren Ausgängen (10, 11, 12) sind die dekodierten Signale entnehmbar. Der Signaldecoder ist in den Datensignaleingängen des Systems PCM 30 F einer PCM-Vermittlung oder eines 64-kbit/s-Endgerätes einsetzbar.
|