发明名称 半导体积体电路装置及半导体积体电路装置内之延迟误差侦测方法
摘要 一半导体积体电路装置,包含:(a)一实际输入电路(03A、04A),(b)一实际输出电路(05A,06A),(c)一复制输入电路(12A),具有与实际输入电路相同的特性,(d)一复制输出电路(11A),具有与实际输入电路相同的特性,(e)一振荡电路(15A),根据外部之触发而动作,以及(f)一歪斜失真比较电路,用以比较来自振荡电路并通过实际输出电路的一讯号、以及来自振荡电路并通过复制输出电路的一讯号,以侦测实际输入和输出电路与复制输入和输出电路间的延迟误差,其中复制输入和输出电路中的延迟根据被歪斜失真比较电路侦测的延迟误差做补偿。
申请公布号 TWI261116 申请公布日期 2006.09.01
申请号 TW092134554 申请日期 2003.12.08
申请人 尔必达存储器股份有限公司 发明人 荒井实成
分类号 G01R31/00(07) 主分类号 G01R31/00(07)
代理机构 代理人 周良谋 新竹市东大路1段118号10楼;周良吉 新竹市东大路1段118号10楼
主权项 1.一种半导体积体电路装置,包含:(a)一实际输入电路;(b)一实际输出电路;(c)一复制输入电路,具有与该实际输入电路相同的特性;(d)一复制输出电路,具有与该实际输入电路相同的特性;(e)一振荡电路,根据外部之触发而动作;以及(f)一歪斜失真比较电路,用以比较来自该振荡电路并通过该实际输出电路的一讯号、以及来自该振荡电路并通过该复制输出电路的一讯号,以侦测该复制输出电路和该实际输出电路间的延迟误差,其中该复制输出电路中的延迟根据被该歪斜失真比较电路侦测的该延迟误差做补偿。2.如申请专利范围第1项所述之半导体积体电路装置,其中该歪斜失真比较电路比较传输自该振荡电路并通过该实际输入电路和该实际输出电路的一讯号、和传输自该振荡电路并通过该复制输入电路和该复制输出电路的一讯号,以侦测该实际输入和输出电路以及该实际输入和输出电路间的一延迟误差,其中该复制输入和输出电路中的延迟根据被该歪斜失真比较电路侦测的该延迟误差做补偿。3.一种半导体积体电路装置内之延迟误差侦测方法,该半导体积体电路装置包含:(a)一实际输入电路,(b)一实际输出电路,(c)一复制输入电路,具有与该实际输入电路相同的特性,以及(d)一复制输出电路,具有与该实际输入电路相同的特性,该延迟误差侦测方法用以侦测该实际输出和输入电路以及复制输出和输入电路间的一延迟误差,包含下列步骤:(a)传输一参考讯号;(b)使该参考讯号通过该实际输出电路;(c)使该参考讯号通过该复制输出电路;(d)比较步骤(b)中的该参考讯号和步骤(c)中的该参考讯号以侦测该实际输出电路和该复制输出电路间的一延迟误差。4.如申请专利范围第3项所述之半导体积体电路装置内之延迟误差侦测方法,其中使该参考讯号在步骤(b)中通过该实际输入和输出电路,而使该参考讯号在步骤(c)中通过该复制输入和输出电路。图式简单说明:图1绘示了一习知的半导体积体电路装置之方块图,包含了一延迟以及相同步电路,此相同步电路具有复制输入和输出电路。图2绘示了图1所示的习知半导体积体电路装置之复制输出电路的方块图。图3绘示了本发明之第一实施例的半导体积体电路装置之方块图。图4绘示了图3所示的半导体积体电路装置之歪曲失真比较电路的方块图。图5绘示了图3所示的半导体积体电路装置之第一输出电路的方块图。图6绘示了图3所示的半导体积体电路装置之第一输入电路的方块图。图7绘示了图3所示的半导体积体电路装置之复制输出电路的方块图。图8绘示了图3所示的半导体积体电路装置之复制输入电路的方块图。图9绘示了图3所示的半导体积体电路装置之振荡电路的方块图。图10为一复制输出电路的方块图。图11绘示了本发明之第二实施例的半导体积体电路装置之方块图。
地址 日本