| 主权项 |
1.一种半导体装置,系具备: 动作区域,设置于化合物半导体基板上,且由杂质 区域构成; 第1金属层,设置于前述动作区域上; 绝缘膜,设置于前述基板表面; 第2金属层,与前述第1金属层连接,且设置于前述动 作区域外的前述绝缘膜上;以及 设置于前述基板上,且与前述动作区域直流连接之 第3金属层及/或与前述动作区域直流连接之其他 杂质区域;并且 在前述绝缘膜上之与第2金属层相邻之前述第3金 属层间,及/或前述绝缘膜上之与第2金属层相邻之 前述任一杂质区域间的前述基板表面,设有配置至 少一部分之浮动电位之导电区域。 2.如申请专利范围第1项之半导体装置,其中,前述 绝缘膜上之第2金属层及前述第3金属层之至少一 者系为连接于前述动作区域之配线。 3.如申请专利范围第1项之半导体装置,其中,前述 绝缘膜上之第2金属层系配线或焊垫。 4.如申请专利范围第1项之半导体装置,其中,前述 第3金属层系设置于前述绝缘膜上。 5.如申请专利范围第1项之半导体装置,其中,前述 第3金属层系与前述基板形成萧特基接合之金属层 。 6.一种半导体装置,系具备: 复数个场效电晶体(FET),具有设置于化合物半导体 基板上且由杂质区域构成之动作区域、连接于该 动作区域表面之源极电极、闸极电极以及汲极电 极; 共通输入端子焊垫,共通连接于至少2个前述FET之 源极电极或汲极电极; 第1及第2输出端子焊垫,分别连接于至少2个前述FET 之汲极电极或源极电极; 第1及第2控制端子焊垫,透过连接手段,连接于前述 FET之闸极电极; 绝缘膜,设置于前述基板表面之预定区域; 第2金属层,与由第1金属层构成之前述源极电极以 及汲极电极连接,且设置于前述动作区域外的前述 绝缘膜上;以及 设置于前述基板上,且与前述动作区域直流连接之 第3金属层及/或与前述动作区域直流连接之其他 杂质区域;并且 在前述绝缘膜上之与第2金属层相邻之前述第3金 属层间,及/或与前述绝缘膜上之与第2金属层相邻 之前述任一杂质区域间的前述基板表面,设有配置 至少一部分之浮动电位之导电区域。 7.如申请专利范围第6项之半导体装置,其中,前述 绝缘膜上之第2金属层以及前述第3金属层之至少 一者系为连接于前述动作区域之配线。 8.如申请专利范围第6项之半导体装置,其中,前述 绝缘膜上之第2金属层系配线或前述任一之焊垫。 9.如申请专利范围第6项之半导体装置,其中,前述 第3金属层系设置于前述绝缘膜上。 10.如申请专利范围第6项之半导体装置,其中,前述 第3金属层系前述闸极电极或连接于该闸极电极之 配线。 11.如申请专利范围第6项之半导体装置,其中,前述 FET系高电子迁移率电晶体(HEMT)。 12.如申请专利范围第6项之半导体装置,其中, 前述其他杂质区域系设置于前述焊垫或连接于该 焊垫之配线周边之杂质区域,或前述连接手段之一 部分。 13.如申请专利范围第1项或第6项之半导体装置,其 中前述浮动电位之导电区域的周围系半绝缘基板 之一部分或绝缘化区域。 14.如申请专利范围第1项或第6项之半导体装置,其 中,藉由前述浮动电位之导电区域,抑制从前述绝 缘膜上之第2金属层延伸至前述基板之空乏层之扩 展。 15.如申请专利范围第1项或第6项之半导体装置,其 中,高频类比信号系在前述绝缘膜上之第2金属层 进行传送。 图式简单说明: 第1图系用以说明本发明之电路图。 第2图系用以说明本发明之平面图。 第3图(A)及(B)系用以说明本发明之剖面图。 第4图(A)及(B)系用以说明本发明之剖面图。 第5图系用以说明本发明之电路图。 第6图系用以说明本发明之平面图。 第7图(A)至(C)系用以说明本发明之剖面图。 第8图(A)及(B)系用以说明本发明之剖面图。 第9图(A)及(B)系用以说明本发明之剖面图。 第10图(A)及(B)系用以说明本发明之剖面图。 第11图(A)及(B)系用以说明本发明之剖面图。 第12图(A)及(B)系用以说明本发明之剖面图。 第13图系说明本发明之电路图。 第14图系说明本发明之平面图。 第15图系说明本发明之剖面图。 第16图系用以说明习知技术之平面图。 第17图系用以说明习知技术之剖面图。 |
