Monolithic integrated MOS semiconductor memory.

摘要

Bei monolithisch integrierten MOS-Halbleiterspeichern, insbesondere bei dynamischen MOS-Halbleiterspeichern, werden die Gates der der in den einzelnen Speicherzellen der Speichermatrix vorgesehenen Schalttransistoren bzw. Schalt-Speichertransistoren zeilenweise über eine der betreffenden Zeile der Speichermatrix zugeordnete Wortleitung WL zusammengefaßt und über diese Wortleitung gemeinsam adressiert. Da diese Wortleitungen WL im Gegensatz zu den Bitleitungen der Speichermatrix ausschließlich kapazitiv mit dem Halbleiterhereich oer Speichermatrix gekoppelt sind, können die von den einzelnen Adressiervorgängen herrührenden Restladungen nicht rasch genug abfließen, was zu Betriebsstorungen bzw. zu einer Verfälschung der im Speicher eingegebenen Informationen führen kann. Es sind deshalb auch bei bekannten RAM-Speichern dieser Art Maßnahmen vorgesehen, welche für einen raschen Abfluß der parasitären Restladungen sorgen. Die bekannten Schaltungen hahen jedoch den Nachteil, daß sie entweder auch bei sich im adressierten Zustand befindlichen Wortleitungen Betatigen und damit zu storenden Beeinträchtigungen des Adressiersignals in der betreffenden Wortleitung führen, oder daß sie sich schlecht in das Layout der Speichermatrix einpassen und dem nach einen erheblichen Aufwand an Chip-Fläche erfordern. Diese Nachteile werden vermieden, wenn man gemäß der vorliegenden Erfindung über die Serienschaltung zweier durch dieselbe Signalspannung U1 gleichzeitig gesteuerter MOS-Feldeffekttransistoren mit dem Bezugspotential verbindet und außerdem einen zwischen den beiden Transistoren befindlichen Schaltungspunkt A über einen dritten MOS-Transistor über einen als Widerstand geschalteten weiteren MOS-Transistor an das andere Betriebspotential des Speichers legt.