| 摘要 |
Un circuit de memoire dynamique a semi-conducteur (10) comprend un reseau de cellules de memoire (38) qui comprend une pluralite de cellules de memoire auxquelles on peut avoir acces par l'intermediaire de lignes de rangee et de colonne a l'aide de signaux d'enchainement d'horloge de rangees et de colonnes. Une connexion (68) est prevue pour activer le circuit (10) soit comme une memoire qui est regeneree en fonction d'adresses generees interieurement soit comme une memoire qui est regeneree en reponse a des adresses de memoire approvisionnees de l'exterieur et peut facilement etre incorporee dans un systeme de memoire qui utilise une detection et une correction d'erreurs pendant l'operation de regeneration. Dans l'absence de la bande de connexion (68) un signal de regeneration (20) regenere les cellules du reseau (38) en reponse a l'adresse generee par un compteur d'adresse interne (82). Le circuit (10) a acces a un point d'implantation donne en memoire lorsqu'une adresse d'approvisionnement externe est fournie avec un signal RAS (12) et un signal CAS (16). Lorsque la bande de connexion (68) est incorporee au circuit (10), le signal de regeneration (20) applique sur celui-ci provoque la regeneration du reseau de cellules de memoire (38) au niveau de l'adresse approvisionnee de l'exterieur. On a acces aux donnees dans le reseau de signe de memoire (38) en reponse a une adresse de memoire approvisionnee de l'exterieur, au signal RAS (12) et au signal CAS (16). Le signal CAS (16) est inhibe en l'absence du signal RAS (12). Le circuit (10) est utilise dans un reseau ou rangee de memoire (102) pour lire des donnees stockees ensemble avec des bits de correction d'erreurs tout en regenerant en meme temps les circuits de memoire dans la memoire (102). Un circuit de detection et de correction d'erreurs (160) est prevu pour evaluer les donnees lues a partir des circuits de memoire et pour produire une configuration de donnees corrigees lorsque des bits errones sont detectes. |
