| 摘要 |
Systeme de traitement de donnees (10, 11, 12, 13) dans lequel une unite (20, 22, 26, 28) qui a besoin d'etre prise en charge par un processeur (10) demande d'abord une interruption et, apres que l'interruption ait ete accordee par le processeur (10), demande l'acces a un bus (14) du systeme pour qu'il effectue un transfert d'information d'interruption analogue au transfert d'autres informations en temps normal. L'unite demandant l'interruption (20, 22, 26, 28) doit attendre que les autres unites ayant une priorite plus forte aient transfere leurs informations, generalement des informations pour la memoire, au travers du bus (14) avant de pouvoir acceder au bus (14) pour transferer ces informations d'interruption. Ceci permet aux transferts d'information ayant une priorite plus forte d'etre executes avant le transfert des informations d'interruption. |
