发明名称 |
Unit to control the access of processors to a data bus. |
摘要 |
Mit dieser Einrichtung soll der Zugriff mehrerer Mikroprozessoren auf eine Datenleitung gesteuert werden. Zu diesem Zweck sind die Prozessoren (CPU) über Interfacebausteine (IF), Logik-Schaltkreise (LS) und Bustreiber (BT) an zwei Leitern (SB-BREQ, SB-BAV) angeschlossen. Durch eine Zugriffsanforderung (BREQ) eines Prozessors wird ein Signalwechsel des ersten Leiters (SB-BREQ) hervorgerufen. Dieser Signalwechsel bewirkt die Umwandlung einer prozessorspezifischen Information in die Verzögerung eines Prioritätssignals, bei dessen Auftreten ein Signalwechsel des zweiten Leiters (SB-BAV) erfolgt. In Abhängigkeit davon tritt an einem Eingang (CTS) des Interfacebausteines (IF) ein die Verfügbarkeit des Datenleiters (SB-DATA) anzeigender Signalwechsel auf. Bei gleichzeitig eintreffenden Zugriffsanforderungen (BREQ) mehrerer Prozessoren wird der Signalwechsel des zweiten Leiters (SB-BAV) von demjenigen Prozessor verursacht, dessen Prioritätssignal die kleinste Verzögerung aufweist. Der Signalwechsel des zweiten Leiters (SB-BAV) verhindert das Auftreten der den übrigen Prozessoren zugeordneten Prioritätssignale mit größeren Verzögerungen. Bei diesen Prozessoren kann daher auch kein die Verfügbarkeit des Datenleiters (SB-DATA) anzeigender Signalwechsel am Eingang (CTS) des betreffenden Interfacebausteines (IF) stattfinden.
|
申请公布号 |
EP0050305(A1) |
申请公布日期 |
1982.04.28 |
申请号 |
EP19810108304 |
申请日期 |
1981.10.14 |
申请人 |
INVENTIO AG |
发明人 |
FRIEDLI, PAUL, DR.;SUSS, HANS GERHARD |
分类号 |
G06F9/46;B66B1/18;G06F13/372;G06F13/374;(IPC1-7):G06F3/04 |
主分类号 |
G06F9/46 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|