发明名称 CIRCUIT DE COMMANDE D'UNE MEMOIRE
摘要 <P>CIRCUIT DE COMMANDE D'UNE MEMOIRE DANS LEQUEL DES DONNEES AFFECTEES DE VACILLEMENT SONT ECRITES A UNE VITESSE COMPATIBLE AVEC LEUR ARRIVEE ET LUES A UNE VITESSE CONSTANTE, COMPRENANT DES COMPTEURS D'ADRESSES D'ECRITURE ET DE LECTURE POUR ADRESSER LES EMPLACEMENTS DE MEMOIRE POUR LES OPERATIONS RESPECTIVES D'ECRITURE ET DE LECTURE. LE COMPTEUR D'ADRESSES D'ECRITURE EST INCREMENTE A LA MEME VITESSE QUE LA VITESSE D'ECRITURE DES DONNEES DANS LA MEMOIRE TANDIS QUE LE COMPTEUR D'ADRESSES DE LECTURE EST NORMALEMENT INCREMENTE A LA VITESSE CONSTANTE. UN SOUSTRACTEUR EST COUPLE AUX SORTIES DES COMPTEURS D'ADRESSES D'ECRITURE ET DE LECTURE POUR DETECTER LA DIFFERENCE ENTRE LES VALEURS NUMERIQUES DES EMPLACEMENTS DE MEMOIRE ADRESSES PAR LES DEUX COMPTEURS. UN DECODEUR 40 SERT A DETECTER LE MOMENT OU LA DIFFERENCE EN QUESTION ATTEINT UNE LIMITE SPECIFIEE SUPERIEURE OU INFERIEURE, POUR PROVOQUER RESPECTIVEMENT LA DECROISSANCE OU LA CROISSANCE DE LA FREQUENCE INCREMENTIELLE DU COMPTEUR D'ADRESSES DE LECTURE, AFIN D'EMPECHER LA MEMOIRE D'ATTEINDRE UN ETAT DE DEPASSEMENT OU DE SOUS-REMPLISSAGE.</P>
申请公布号 FR2492149(A1) 申请公布日期 1982.04.16
申请号 FR19810019562 申请日期 1981.10.13
申请人 VICTOR CY JAPAN LTD 发明人 CHITOSHI HIBINO ET HARUKUNI KOBARI;KOBARI HARUKUNI
分类号 H04N5/956;G11B20/00;G11B20/10;G11B20/22;G11C7/02;(IPC1-7):G11C7/02 主分类号 H04N5/956
代理机构 代理人
主权项
地址