| 主权项 |
1.一种单石积体记忆电路,利用增强型电晶体(设于Ⅲ-V族材料,最好是砷化镓(GaAs),之半导体基板上)来构建,其构成包含一装置成横行与纵列之储存格矩阵,一纵列之各储存格被连接至一第一及一第二位元线,此等位元线被耦合至一差动读取放大器电路,而此差动读取放大器.电路由两源极耦合之场效电晶体构成,该等耦合之源极受一电流源控制,后者本身又为促成记忆纵列选择,一位址解码器之输出信号控制,等该耦合电晶体之吸极将一信号供给该记忆器之读取滙流排,其特征在于一位准转移电路之设置,将该等位元线传送之诸信号位准转移,以确保此等位准至多等于该等信号之位准,该等信号系指位于与该等二位元线相连,该位准转移电路之该等读取滙流排输入端上,以及位于与该等源极耦合电晶体闸极相连,该位准转移电路之该等读取滙流排输出端上之该等信号。使得该差动放大器之该等耦合电晶体之闸吸极电容影响被大幅减少。2.根据上述申请专利范围第1.项所述之一种单石积体记忆器,其特征在于该位准移动电路系由一第一对场效电晶体构成,其共用之吸极被连接至一正直流供电电压VDD,其闸极则接收该记忆纵列位元线之该等信号,其各自之源极被连接至一第二对场效电晶体之一的吸极;该等第二对电晶体之源极经由一电阻被接地,而其闸极之一则被跨接至相对电晶体之吸极,而另一闸极则被接至该差动读取放大器电晶体之分别闸极,读取滙流排之线路则经由成对之电阻器被接至直流供电电压VDD 。图式简单说明:图1显示根据本发明之差动读取放大器,与一记忆纵列相连,并且设有一位准转移电路;图2以实线显示根据本发明电路中之信号序列,与未设有根据本发明位准移转器(以虚线表示)之一读取放大器之信号序列。 |
