| 摘要 |
<p>Un circuit de vieillissement accelere d'une memoire a circuit integre recoit un signal a deux etapes a une borne de vieillissement accelere (168). Un signal d'horloge de regeneration est fourni a une borne de regeneration (170) qui commande un compteur de regeneration (192). Une sequence d'adresses est produite par le compteur de regeneration (192) et envoyee au decodeur de rangees (194) et au decodeur de colonnes (196). Lorsque la commande envoyee a la borne (168) se trouve dans un premier etat, les amplificateurs de detection (132) a l'interieur d'un reseau de memoire (107) sont invalides de maniere telle que les circuits d'elevation (148) elevent les lignes de chiffres (116, 118) a un niveau eleve de tension. Le niveau eleve de tension est transfere dans des condensateurs de stockage de la cellule de memoire (120, 122). Lorsque la commande se trouve soit dans le premier soit dans le deuxieme etat, le signal de regeneration force un generateur de chaine d'horloge de rangee (176) a produire des signaux d'horloge de rangee et un generateur de chaine d'horloge de colonne (178) a produire des signaux d'horloge de colonne. Les adresses produites par le compteur de regeneration avec les signaux produits par les generateurs d'horloge de rangee et de colonne produisent le vieillissement des cellules de memoire (120), de l'amplificateur de detection (132) et des circuits associes a l'interieur du reseau de memoire (107). Le reseau de memoire (107) peut etre teste avec des signaux recus uniquement par l'intermediaire de quatre bornes afin de rendre possible le test simultane d'une pluralite de circuits integres sur une bande ne possedant pas de croisement de lignes conductrices. </p> |
