| 摘要 |
<P>LE DISPOSITIF COMPREND UNE BASE DE TEMPS 3 DONT LA SORTIE EST RELIEE A UN PREMIER ENSEMBLE DE COMPTEURS PAR DIX 5.1 A 5.X QUI SONT CHACUN ASSOCIES A DES MOYENS DE DETECTION DU COMPTEUR DE L'ETAT DU COMPTEUR QUI COMPTE ET QUI N'A PAS ENCORE DEBORDE, UN ENSEMBLE CORRESPONDANT DE PORTES ET 10.1 A 10.X AVEC CHACUNE UNE ENTREE RELIEE A LA SORTIE DES MOYENS DE DETECTION 5.1 A 5.X CORRESPONDANTS ET L'AUTRE ENTREE RELIEE A LA SOURCE DES EVENEMENTS 2. L'ENTREE RAZ DES MOYENS DE DETECTION EST RELIEE A LA SOURCE 2, A TRAVERS UN CIRCUIT A RETARD 6. LA SORTIE DE CHAQUE PORTE ET 10.1 A 10.X EST RELIEE A UN SECOND ENSEMBLE DE COMPTEURS PAR DIX 11.1 A 11.1, CHACUN ASSOCIE A UNE MEMOIRE. UN SEQUENCEUR 4 A SON ENTREE RELIEE A LA BASE DE TEMPS 3 ET SA SORTIE AUX MOYENS DE COMMANDE DE TRANSFERT DU CONTENU DE CHAQUE COMPTEUR DU SECOND ENSEMBLE 11.1 A 11.1 A SA MEMOIRE ASSOCIEE. DES MOYENS DE LECTURE 12.1 A 12.X LISENT LES CONTENUS DES MEMOIRES VERS UN APPAREIL D'ENREGISTREMENT. UN SECOND CIRCUIT A RETARD 9 A SON ENTREE RELIEE A LA SORTIE DU SEQUENCEUR 4 ET SA SORTIE AUX ENTREES RAZ DES COMPTEURS. LES MOYENS DE LECTURE COMPRENNENT UN ENSEMBLE DE MULTIPLEXEURS DONT LES ENTREES SONT SELECTIVEMENT RELIEES AUX SORTIES DES MEMOIRES.</P>
|
