| 主权项 |
1.一种制作沟渠电容之方法,包含有:提供一基底,该基底上具有一栅状浅沟隔离以及复数个由该浅沟隔离隔离之主动区域,且该等主动区域表面分别覆盖有一硬遮罩层;于该基底上形成复数条平行之光阻,覆盖该浅沟隔离及各该硬遮罩层之部分区域,以于任两相邻之该等光阻间之各该主动区域中分别定义出一沟渠之位置;利用该等光阻及该等浅沟隔离作为遮罩来蚀刻该等硬遮罩层;去除该等光阻;利用该等浅沟隔离及该等硬遮罩层作为遮罩来蚀刻该基底,以于各该主动区域中分别形成一沟渠;以及于该等沟渠内分别形成扩散区域、一介电层及一电容下电极。2.如申请专利范围第1项所述之制作沟渠电容之方法,其中各该主动区域均系为一长条型区域,且其较长边系沿一X方向设置。3.如申请专利范围第2项所述之制作沟渠电容之方法,其中该等光阻系藉由一仅需该X方向考量之长条状初阶光罩(low grade mask)所定义出来,且该等平行之光阻皆系为一长边沿一Y方向设置之长条状光阻。4.如申请专利范围第3项所述之制作沟渠电容之方法,其中该光罩系为一自行对准金属矽化物阻挡光罩(salicide-blocked mask)或扩散光罩(implant mask)。5.如申请专利范围第1项所述之制作沟渠电容之方法,其中该硬遮罩层系包含一氮化矽层。6.一种制作记忆单元之方法,包含有:提供一基底,该基底上具有一栅状浅沟隔离以及复数个由该浅沟隔离隔离之主动区域,且各该主动区域表面分别覆盖有一硬遮罩层;于该基底上形成复数条平行之光阻,覆盖住部分该等主动区域,用以于各该主动区域中分别定义出一沟渠之位置;进行一蚀刻制程,利用该等浅沟隔离及该硬遮罩层作为遮罩来蚀刻该基底,以于各该主动区域之该基底内分别形成一沟渠,且该浅沟隔离同时被蚀刻至略与基底表面相同之高度;于该等深沟渠之侧壁及底部之该基底形成一扩散区域;于该等沟渠之侧壁及底部形成一电容介电层;于该等沟渠内形成一电容下电极;以及于该基底上形成复数个电晶体,且该等电晶体分别与该等电容电连接。7.如申请专利范围第6项所述之制作记忆单元之方法,其中该主动区域系呈长条型,并形成紧密之平行排列。8.如申请专利范围第6项所述之制作记忆单元之方法,其中该硬遮罩层系包含一氮化矽层。9.如申请专利范围第6项所述之制作记忆单元之方法,其中该图案化之光阻系藉由一仅有X方向考量之长条状初阶光罩(low grade mask)所定义出来。10.如申请专利范围第9项所述之制作记忆单元之方法,其中该光罩系为一自行对准金属矽化物阻挡层光罩或扩散光罩。11.如申请专利范围第6项所述之制作记忆单元之方法,其中该遮罩更包含有该光阻。12.如申请专利范围第6项所述之制作记忆单元之方法,其中该等记忆单元包含有一对相邻之该主动区域及一位于该相邻之主动区域中之浅沟隔离。13.如申请专利范围第12项所述之制作记忆单元之方法,其中于该等记忆单元之沟渠内形成该电容下电极时,该电容下电极覆盖住该等浅沟隔离,而形成一对相连之电容下电极。14.如申请专利范围第13项所述之制作记忆单元之方法,更提供一重掺杂汲极制程于形成该等电晶体之源极/汲极时,施加于该覆盖住浅沟隔离之电容下电极之部分上表面。图式简单说明:第1图至第3图为习知制作沟渠电容之剖面示意图。第4图至第13图系显示本发明之制作沟渠电容之第一较佳实施例的示意图。第14图至第18图为本发明之制作沟渠电容之第二较佳实施例的示意图。 |
