| 主权项 |
1.一种半导体装置,其特征为具备: 施加有接地电位的金属箔(2、2A); 设于该金属箔(2、2A)上,且具有半导体基板(6)及设 于半导体基板(6)上的复数个外部连接用电极(9、16 )的至少一个半导体构成体(3); 设于该半导体构成体(3)的周围,具有实质上与该半 导体构成体(3)相同厚度的绝缘层(21); 在该半导体构成体(3)及该绝缘层(21)上所设连接于 该半导体构成体(3)的外部连接用电极(9、16)的至 少一层的上层配线(25);及 至少贯穿该绝缘层(21)且连接该金属箔(2、2A)与该 上层配线(25)的上下导通部(32)。 2.如申请专利范围第1项之半导体装置,其中该金属 箔(2A)具有实质上与该绝缘层(21)的外形尺寸相同 的外形尺寸。 3.如申请专利范围第2项之半导体装置,其中该金属 箔(2A)具有贯穿该上下导通部(32)的贯穿孔。 4.如申请专利范围第1项之半导体装置,其中更具备 支撑该金属箔(2)的底板。 5.如申请专利范围第1项之半导体装置,其中该半导 体构成体(3)系藉由电性导通于该金属箔(2、2A)的 黏接层而固定于该金属箔(2、2A)上。 6.如申请专利范围第5项之半导体装置,其中该半导 体构成体(3)具备有:半导体基板(6)、形成于该半导 体基板(6)上的绝缘层(7)、及形成于绝缘层(7)上且 包含多数个薄膜电晶体的SOI积体电路部(8)。 7.如申请专利范围第1项之半导体装置,其中更具备 被覆该半导体构成体(3)及该绝缘层(21)的上层绝缘 层(22),而该上层配线(25)是形成于该上层绝缘层(22) 上。 8.如申请专利范围第1项之半导体装置,其中该半导 体构成体(3)之外部连接用电极(16)为柱状。 9.如申请专利范围第8项之半导体装置,其中该半导 体构成体(3)具备有,形成于该半导体基板(6)上之该 柱状电极(16)间的封装膜(17)。 10.一种半导体装置之制造方法,其包含有以下步骤 : 准备至少一面是具有导电性的底板构件(1、2A); 将分别具有半导体基板(6)及设于该半导体基板(6) 上之复数个外部连接用电极(9、16)的复数半导体 构成体(3)相互隔离配置于该底板构件(1、2A)上; 在该半导体构成体(3)周围之该底板构件(1、2A)上 形成绝缘层(21); 在该半导体构成体(3)及该绝缘层(21)上,将至少一 层的上层配线(25)连接形成于该半导体构成体(3)的 外部连接用电极(9、16); 形成至少贯穿该绝缘层(21)且连接该底板构件(1、2 A)的一面与该上层配线的上下导通部(32);及 切断该半导体构成体(3)间的该绝缘层(21)及该底板 构件(1、2),获得复数个包含至少1个半导体构成体( 3)的半导体装置。 11.如申请专利范围第10项之半导体装置之制造方 法,其中准备该底板构件(1、2A)的步骤,包含有:准 备底板(1)、及具有设于该底板(1)的上下面中的至 少一方之面的金属箔(2、2A)之该底板构件(1、2A)的 步骤。 12.如申请专利范围第11项之半导体装置之制造方 法,其中包含有:在该半导体构成体(3)周围的该底 板构件(1、2A)上形成绝缘层(21)后,从该金属箔(2A) 剥离该底板(1)的步骤。 13.如申请专利范围第12项之半导体装置之制造方 法,其中包含从该金属箔(2A)剥离该底板(1)后,在该 金属箔(2A)下面形成电镀层的步骤。 图式简单说明: 第1图为本发明之第1实施形态的半导体装置的剖 面图。 第2图为在第1图所示半导体装置的制造方法的一 例中最初准备者的剖面图。 第3图为接续第2图之步骤的剖面图。 第4图为接续第3图之步骤的剖面图。 第5图为接续第4图之步骤的剖面图。 第6图为接续第5图之步骤的剖面图。 第7图为接续第6图之步骤的剖面图。 第8图为接续第7图之步骤的剖面图。 第9图为接续第8图之步骤的剖面图。 第10图为接续第9图之步骤的剖面图。 第11图为接续第10图之步骤的剖面图。 第12图为接续第11图之步骤的剖面图。 第13图为接续第12图之步骤的剖面图。 第14图为接续第13图之步骤的剖面图。 第15图为接续第14图之步骤的剖面图。 第16图为本发明之第2实施形态的半导体装置的剖 面图。 第17图为本发明之第3实施形态的半导体装置的剖 面图。 第18图为本发明之第4实施形态的半导体装置的剖 面图。 第19图为本发明之第5实施形态的半导体装置的剖 面图。 第20图为制造第19图所示半导体装置时的指定步骤 的剖面图。 第21图为接续第20图之步骤的剖面图。 第22图为本发明之第6实施形态的半导体装置的剖 面图。 第23图为制造第22图所示半导体装置时的指定步骤 的剖面图。 第24图为本发明之第7实施形态的半导体装置的剖 面图。 |
