SYSTEME DE MULTIPROCESSEUR EQUIPE D'UN BUS DE DONNEES/ADRESSES COMMUN

摘要

DANS UN SYSTEME DE MACHINE A CALCULER, UN CERTAIN NOMBRE DE PROCESSEURS SONT INTERCONNECTES PAR UN BUS D'ARBITRAGE POUR DECIDER PAR L'APPORT A CE BUS DE LEURS INDICES DE PRIORITE, LEQUEL D'ENTRE EUX A LA PRESEANCE POUR L'EXECUTION D'UN TRANSPORT DE DONNEES. LE BUS D'ARBITRAGE FORME EN PARALLELE POUR TOUS LES BITS CORRESPONDANTS DES INDICES DE PRIORITE FOURNIS, UNE FONCTION LOGIQUE, PAR EXEMPLE LA FONCTION ET. IL EST PREVU UN ELEMENT DE COMMANDE PRESENTANT UNE SERIE DE POSITIONS, LEQUEL DANS CHAQUE POSITION COMMANDE CHAQUE FOIS POUR CHAQUE PROCESSEUR PARTICIPANT A L'ARBITRAGE UNE SELECTION PARMI TROIS POSSIBILITES:

A.L'INDICE DE PRIORITE SUR LE BUS D'ARBITRAGE EST EGAL A CELUI DU PROCESSEUR EN QUESTION: CELUI-CI EST ENSUITE MAITRE DU TRANSPORT DE DONNEES;

B.LE BIT DE PRIORITE PRESENT SUR LE BUS D'ARBITRAGE ET AYANT L'ORDRE CORRESPONDANT A LA POSITION DE L'ELEMENT DE TENUE DU CYCLE DIFFERE DU BIT DE PRIORITE CORRESPONDANT DU PROCESSEUR EN QUESTION: DANS CE CAS CELUI-CI SE RETIRE;

C.LE CAS A NE SE PRESENTE POUR AUCUN DES PROCESSEURS ET POUR LE PROCESSEUR EN QUESTION, LE CAS B NE SE PRESENTE PAS NON PLUS: DANS CE CAS L'ARBITRAGE SE POURSUIT ET L'ELEMENT DE TENUE DU CYCLE PASSE A LA POSITION SUIVANTE.