半导体记忆装置

摘要

一实施形态，本发明之半导体记忆装置设置NAND串与感测放大器。NAND串包含保持3等级以上之值之记忆胞电晶体，且一端连接于位元线，于另一端被施加胞源极电压。感测放大器读出保持于记忆胞电晶体之值。半导体记忆装置于识别保持于记忆胞电晶体中之值为阈值电压分布最低之值或其以外之值之情形时，将上述胞源极电压设为第1电压，于识别出保持于记忆胞电晶体中之值为阈值电压分布最高之值或其以外之值之情形时，将胞源极电压设为低于第1电压之第2电压，于识别出所保持之值为最高之值以外之值之情形时，将位元线之电压设为第2电压。

主权项

一种半导体记忆装置，其特征在于包括：NAND串，其包含保持3等级以上之值之记忆胞电晶体，且一端连接于位元线，另一端连接于源极线；及感测放大器，其连接于上述位元线；且于与被选择之记忆胞电晶体连接之被选择之字元线施加了第1读出电压时，于上述源极线施加第1电压；于上述被选择之字元线施加了第2读出电压时，于上述源极线施加第2电压；上述第1电压系高于上述第2电压；上述第1读出电压系复数个读出电压之中最低者；上述第2读出电压系高于上述第1读出电压。