| 摘要 |
Dans le domaine des systemes d'ordinateurs et de micro-ordinateurs, se trouvent des dispositifs, tels que des circuits d'acces direct de memoire, qui generent automatiquement une sequence d'adresses en reponse a une adresse initiale. La sequence d'adresses consecutive se termine par decrementation jusqu'a 0 d'un nombre representant le nombre d'adresses consecutives requises. Cette methode de terminaison de la sequence demande l'attention d'un programmeur pour entrer les donnees correctes de maniere a terminer la sequence d'adresses. Le dispositif decrit (45, 61, 62, 99, 102) genere une sequence d'adresses en reponse a une adresse initiale et invalide la generation de la sequence d'adresses en reponse a un signal de commande (LAST NIB) produit a partir d'au moins une partie de l'adresse initiale a la fin de la generation d'un nombre predetermine d'adresses sequentielles, le nombre predetermine etant decode a partir de l'adresse initiale. |
