摘要 |
<p>La présente invention concerne un procédé et des structures de test pour le contrôle électrique de la tolérance de dimension d'images (ΔW) d'une étape photolithographique critique dans le séquence de traitement d'une tranche semi-conductrice préalable à une opération de diffusion par implantation ionique, postérieure au dépôt d'une couche de silicium polycristallin. Dans une réalisation préférée, la structure de test est montrée sur la figure; elle comporte deux ponts résistifs symétriques assemblés en une seule structure (30) et présentant une topologie particulière et des paramètres nominaux (L1, W1, ...) déterminés. La structure comporte en outre des régions de contact (11a, ...) et des contacts (11b, ...). On mesure respectivementΔV1 etΔV2 aux bornes des premier et second ponts. La tolérance de dimension est telle que <IMAGE> ce qui permet une détermination directe par de simples mesures électriques du facteurΔW et donc l'établissement immédiat d'une base de données concernant la tranche dans laquelle cette structure est disposée. En outre la présente invention concerne également un procédé de contrôle de la tolérance d'alignement (ΔA) en cas de superposition d'images, qui utilise le calcul précédent.</p> |