| 摘要 |
DISPOSITIVO DE REPARTICION TEMPORAL DEL ACCESO A UNA MEMORIA PRINCIPAL ENTRE UN CONJUNTO DE CALCULADORES PERIFERICOS. A UNA BARRA (3) ESTAN CONECTADOS UN CALCULADOR CENTRAL (1) Y VARIOS PERIFERICOS (41, 42, 43), POR MEDIO DE ELLA TIENEN ACCESO A UNA MEMORIA (2), A LA QUE SOLO ESTA CONECTADO PERMANENTEMENTE EL CALCULADOR CENTRAL. UN DISPOSITIVO (5) DE ASIGNACION TEMPORAL DE CONEXION A LA MEMORIA (2), SE COMPONE DE UN CIRCUITO DE ESCRUTINIO (6), PARA VER QUE PERIFERICO QUIERE CONECTAR A LA MEMORIA (2), SE COMPONE DE UN CIRCUITO DE ESCRUTINIO (6), PARA VER QUE PERIFERICO QUIERE CONECTAR A LA MEMORIA (2), Y UN CIRCUITO DE ASIGNACION (7), CONECTADO AL CALCULADOR CENTRAL (1), ESTANDO ESTOS ELEMENTOS CONECTADOS ENTRE SI Y CON LOS PERIFERICOS (41, 42, 43) BIDIRECCIONALMENTE. I |
