| 发明名称 |
INTEGRATED CIRCUIT HAVING FREQUENCY DIVIDER CIRCUIT ADAPTABLE FOR HIGH-SPEED TESTING. |
| 摘要 |
<p>Le circuit diviseur de frequence comprend deux etapes d'un circuit diviseur de frequence de pre-etage (12) et d'un circuit diviseur de frequence de poste-etage (14). Un circuit tampon de sortie (3) et un circuit d'entree de signaux d'essais (4) sont connectes en parallele a une borne d'alarme (7). Le signal d'essai applique a la borne d'alarme (7) est envoye au circuit diviseur de frequence de poste-etage (14) par l'intermediaire du circuit d'entree de signaux d'essais (4) et d'un circuit de commutation (13).</p> |
| 申请公布号 |
EP0030564(A1) |
申请公布日期 |
1981.06.24 |
| 申请号 |
EP19800901123 |
申请日期 |
1980.12.30 |
| 申请人 |
FUJITSU LIMITED |
发明人 |
MONMA, HIDEO;TAKAHASHI, MASAYUKI;ISHIGURO, MASATO |
| 分类号 |
H03K21/40;G04D7/12;G04G99/00;(IPC1-7):04C3/00;04D7/00;03K21/34;04C21/00;01R31/26;04G1/00 |
主分类号 |
H03K21/40 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
