DATA PROCESSING SYSTEM WITH SERIAL DATA TRANSMISSION BETWEEN SUBSYSTEMS

摘要

Un circuit de recuperation de donnees (20) est utilise dans un systeme de traitement de donnees ou plusieurs sous-systemes sont relies par une ligne de transmission serielle de bits. Les donnees transmises sur la ligne de transmission serielle de bits ont la forme d'un signal d'impulsion (ENDATA) a phase codee (PE). Le circuit de recuperation de donnees (20) comprend un circuit de temporisation pour retarder le signal d'impulsion PE (ENDATA) d'une periode de trois quarts de bit. Le signal de temporisation d'une periode de trois quarts de bit permet la generation d'un signal d'horloge de commande. Le signal d'horloge de commande est utilise dans l'echantillonnage du signal d'impulsion PE aux points de la periode de trois quarts de bit de maniere a generer un signal de commande (CNTRL) qui indique l'absence ou la presence d'une transition au milieu de chaque periode de bits du signal d'impulsion PE (ENDATA). Le signal de commande (CNTRL) est utilise pour generer un signal d'horloge recupere (RCLK) en combinant logiquement le signal de commande (CNTRL) avec le signal d'impulsion PE (ENDATA) et un signal d'impulsion PE retarde d'une periode d'un demi bit (HBTD). Le signal de commande (CNTRL) est egalement utilise pour generer un signal de donnee recupere (RDATA) par synchronisation du signal de commande (CNTRL) dans deux bascules en cascade et en combinant logiquement les sorties des deux bascules en cascade.