Recharge circuit for a semi-conductor memory.

摘要

Die Nachladeschaltung für einen Halbleiterspeicher mit Speicherzellen aus bipolaren Transistoren und pnp-Lastelementen besteht aus einem als Spannungsquelle mit sehr kleinem Innenwiderstand dienenden Impedanzwandler (2), der mit der Bitreferenzleitung BRL und der Wortreferenzleitung WRL des Halbleiterspeichers verbunden ist und dessen Ausgangsspannung VREFB von einer Gruppe vorgeschalteter Referenzspeicherzellen (1) geregelt ist. Am Eingang des Impedanzwandlers (2) liegt die Zellenreferenzspannung VREFC und an einem Steuereingang (7) ein Steuersignal DA, das den Impedanzwandler (2) während einer Chip-Selektions-Phase deaktiviert. Der Impedanzwandler (2) dient sowohl als Spannungsquelle zur Nachladung als auch zur Erzeugung der Ruhezustandsspannung für den Halbleiterspeicher.