| 摘要 |
Pour chaque sens de transfert, un tampon (ZP1, ZP2), est fourni. Les deux tampons sont connectés à un processeur (RE) par un bus d'adresse/données (ADB) et à des lignes de transmission respectivement via une unité d'entrée (EE) et une unité de sortie (AE). Une unité logique à seuil programmable (SL1, SL2) est associée avec chacun des tampons (ZP1, ZP2) et elle est connectée au processeur (RE) par le bus d'adresse/données (ABD) et via des moyens logiques de demande d'interruption (IRL).
|
