| 摘要 |
Un systeme de processeur de signal qui possede une architecture modulaire amelioree afin qu'un nombre selectionne d'unites d'elements arithmetiques (EA) puissent etre utilisees avec un seul controleur d'elements arithmetiques (CEA) pour fournir un systeme qui peut aisement etre developpe ou diminue en tant qu'aptitude de calculation. Toutes les unites EA executent des calculs similaires sous le controle de l'unite CEA en reponse a des signaux communs de controle d'adresse et de coefficient. Chaque unite EA possede sa propre unite de stockage etendue de travail (SET) avec toutes les unites SET repondant aux memes signaux d'adresse et de controle depuis, soit l'unite CEA, soit une unite d'interface externe, pour se conformer a l'architecture modulaire. Chaque unite SET est synchronisee avec l'unite EA permettant ainsi l'execution de calculs continus a haute rapidite. Ainsi, chacune des unites SET est reliee a l'unite interfaciale externe pour la reception et le transfert de donnees lorsqu'elle n'est pas accessible par l'unite CEA. Les unites EA, chacune d'elles etant similaire, peuvent n'avoir qu'une seule unite de stockage et de multiplication appareillee a une pluralite d'unites de logique arithmetique et d'enregistrement (ULARE) afin que des calculs paralleles puissent etre executes en utilisant les donnees de sortie du multiplicateur, augmentant ainsi la vitesse moyenne de calcul d'une pluralite de fois la vitesse du systeme d'horloge. Une autre particularite de l'invention reside dans le fait que l'unite CEA possede une architecture qui permet une programmation simplifiee. Le systeme du processeur comprend aussi un arrangement de controle qui permet, lors d'une defaillance d'une unite EA ou SET, d'utiliser une unite EA ou SET en double. |
